RTL-01 مقرر دراسي موسَّع
منطق رقمي مُتحقق منه على FPGA
تصاميم VHDL صغيرة تُعامل كإصدارات حقيقية: اختبارات ذاتية التحقق تغطي فضاء المدخلات كاملًا، ومحاكاة CI عبر GHDL، وأشكال موجية من Vivado، وقيود أرجل للوحة Basys 3.
ملخص لمسؤولي التوظيف
- المشكلة
- المنطق الرقمي في القاعة الدراسية ينتهي عادة عند لقطة شكل موجي — لا يمكن لأحد إعادة إنتاجها أو التحقق منها.
- مساهمتي
- أعدتُ بناء عمل المقرر كإصدارات حقيقية: اختبارات ذاتية التحقق تمسح فضاء المدخلات كاملًا، ومحاكاة GHDL في CI، ولقطات أشكال موجية من Vivado، وقيود أرجل للوحة Basys 3.
- النتيجة
- 512 من 512 متجهًا للجامع وكل متجهات المفككَين الـ36 ناجحة في CI مع كل دفعة؛ أما التشغيل على اللوحة فمُثبت بإفادة المؤلف وموسوم بذلك تحديدًا.
مثال من المحاكاة: أ يساوي 1011 أي أحد عشر، ب يساوي 0110 أي ستة، الناقل صفر؛ الناتج 0001 مع ناقل خارجي واحد، أي سبعة عشر.
تتبع انتشار الناقل
أربعة جامعات كاملة متسلسلة من البت الأدنى إلى الأعلى؛ ناقل كل مرحلة يدخل المرحلة التالية.
-
المدخلات: A0=1، B0=0، ناقل داخل C0=0. المخرجات: S0=1، ناقل خارج C1=0. تحققت المحاكاة الشاملة من هذه المرحلة عبر كل تركيبات المدخلات الـ512.
-
المدخلات: A1=1، B1=1، ناقل داخل C1=0. المخرجات: S1=0، ناقل خارج C2=1. تحققت المحاكاة الشاملة من هذه المرحلة عبر كل تركيبات المدخلات الـ512.
-
المدخلات: A2=0، B2=1، ناقل داخل C2=1. المخرجات: S2=0، ناقل خارج C3=1. تحققت المحاكاة الشاملة من هذه المرحلة عبر كل تركيبات المدخلات الـ512.
-
المدخلات: A3=1، B3=0، ناقل داخل C3=1. المخرجات: S3=0، ناقل خارج C4=1. تحققت المحاكاة الشاملة من هذه المرحلة عبر كل تركيبات المدخلات الـ512.
اختر مرحلة لفحصها
الفكرة
المنطق الرقمي في القاعة الدراسية ينتهي عادة عند لقطة شكل موجي. هذان المستودعان يأخذان المادة نفسها إلى مستوى المصادر المفتوحة: كل تصميم يحمل اختبارات ذاتية التحقق تمسح فضاء المدخلات بأكمله — 512 تركيبة للجامع رباعي البتات، و36 متجهًا عبر المفككَين — إضافة إلى ملفات قيود تربط بالمفاتيح والمصابيح الحقيقية على Basys 3.
التحقق، بدقة
اختبارات الجامع تعيد تشغيل متجهات المختبر المسجلة والمسح الشامل عبر GHDL في CI مع كل دفعة (دون رخصة Vivado)؛ ويضم المستودع لقطات أشكال موجية حقيقية من محاكاة Vivado. وقد رُكّب الجامع الأحادي وبُرمج على لوحة Basys 3 مع فحص صفوف جدول الحقيقة الثمانية على المفاتيح والمصابيح — هذه الخطوة على اللوحة مُثبتة بإفادة المؤلف، وصور اللوحة على قائمة الالتقاط.
الوضع الحالي
كلا المستودعين يشغّل الآن حزم اختباراته كاملة في GitHub Actions مع كل دفعة (ناجحة حتى يوليو 2026). وكلاهما عمل مرافق لمقرر تصميم المنطق 1 — موسوم كمقرر دراسي موسَّع، لأن هذه هي الحقيقة.
